

3.11. Magistrala PCI

3.11.1. Prezentare generala

În anul 1992, firma *Intel* a anunțat prima versiune (1.0) a unei specificații pentru o magistrală locală, denumită PCI (*Peripheral Component Interconnect*). Intenția inițială era realizarea unui standard care să permită interconectarea circuitelor rapide pe placa de bază, deoarece cu fiecare generație de microprocesoare, *Intel* trebuia să modifice arhitectura magistralei locale pentru a mari performanțele sistemului, ceea ce implica și modificarea circuitelor de interfață pentru periferice.

Magistrala PCI urma să se conecteze la magistrala locală a procesorului prin intermediul unui circuit special destinat acestui scop. Astfel, la fiecare schimbare a procesorului și a magistralei locale, trebuia schimbat doar circuitul de legătură, circuitele de interfață cu perifericele nefiind afectate.

Specificația PCI inițială nu prevedea conectori de extensie. *Intel* a actualizat specificațiile PCI pentru ca aceasta să admită și conectori de extensie. Astfel magistrala PCI a fost definită detaliat din punct de vedere electric și funcțional, ajungând cea mai utilizată arhitectura de magistrală. Versiunea 2.0 a apărut în 1993, iar versiunea 2.1 în 1995.

Sunt posibile transferuri de 32 sau de 64 biți. În versiunea 2.1, frecvența maximă a ceasului este de 66 MHz, ceea ce permite obținerea unei rate maxime de transfer de 528 MB/s.

Standardul de extensie a plăcii PCI definește o familie de conectori pentru adaptoare de 5 V sau 3,3 V, cu variante de 32 și 64 de biți. Este de așteptat că în viitor majoritatea conectorilor de extensie să utilizeze surse de alimentare de 3,3 V în loc de 5 V.

Specificațiile PCI permit utilizarea a două din cele trei metode de conectare la magistrala locală a procesorului: conectarea printr-un buffer și conectarea de tip stație de lucru. Datorită avantajelor legate de performanțe și de flexibilitate, conectarea de tip stație de lucru este preferată. Se prezintă în Figura 3.20 schema bloc a unui sistem cu magistrala PCI, utilizând acest tip de conectare.

Magistrala PCI este conectată la magistrala sistem a procesorului prin intermediul unei punți UCP/PCI, având acces direct la memoria principală. În acest fel, transferurile între UCP și memoria cache, respectiv între dispozitivele de I/E și memoria principală pot avea loc simultan. Dispozitivele de I/E de viteză ridicată, ca și adaptoarele grafice și adaptoarele de rețea, care solicită în măsura redusă procesorul, sunt conectate direct la magistrala PCI. Dispozitivele care trebuie să se conformeze altor standarde de magistrală, ca ISA sau SCSI, se interfațează cu magistrala PCI printr-o punte PCI/ISA, respectiv un adaptor SCSI.

Un sistem poate fi realizat și fără utilizarea punților de legătură. În acest caz, toate componentele, inclusiv procesorul și memoria principală, se interfațează direct cu magistrala PCI.




Figura 3.20. Schema bloc a unui sistem cu magistrală PCI

3.11.2. Semnalele magistralei PCI

Magistrala PCI este sincrona, la fel ca toate magistralele PC, inclusiv modelul original IBM PC. Toate tranzacțiile pe magistrala PCI sunt între un modul master, denumit oficial initiator (initiator), și modul slave, denumit oficial tinta (target). Pentru a menține redus numărul de pini PCI, liniile de adresă și de date sunt multiplexate. În acest mod, pentru plăcile PCI sunt necesari 64 pini, pentru semnalele de adresă plus cele de date, chiar dacă PCI suportă adrese de 64 biți și date pe 64 de biți.

Pinii multiplexați de adresă și date funcționează după cum urmează. La o operație de citire, pe durata ciclului 1, master-ul pune adresa pe magistrală. În ciclul 2 master-ul preia adresa de pe magistrală, iar magistrala este oferită și poate fi utilizată de modulul slave. În ciclul 3, modul slave furnizează date curente. La operația de scriere, magistrala nu trebuie eliberată, deoarece master-ul pune pe ea atât adresa cât și datele. Cu toate acestea, tranzacția minimă are totuși trei cicluri. Dacă modulul slave nu este capabil să răspundă în timpul celor trei cicluri, el poate insera stări de așteptare (wait). Sunt permise, de asemenea, transferuri de blocuri de dimensiune nelimitată, precum și alte câteva tipuri de cicluri de magistrală.

Fiecare dispozitiv conectat la magistrala PCI poate funcționa fie ca *slave*, fie ca *master/slave*. Un dispozitiv *master* se mai numește *initiator*, iar unul *slave* se mai numește *tinta (target)*. Un dispozitiv *tinta* nu poate iniția transferuri pe magistrală.

Pentru a reduce numărul pinilor și dimensiunea conectorilor necesari pentru unitățile compatibile PCI, adresele și datele sunt multiplexate, setul de linii pentru linii și date fiind notat cu *AD*. O tranzacție tipică pe magistrală implică două faze. În prima fază se transmite o adresă pe liniile *AD*, iar în faza a doua se transmit una sau mai multe cuvinte de date pe aceleși linii. Toate operațiile magistralei sunt sincronizate cu ajutorul unui semnal de ceas, deoarece magistrala este sincronă. Sunt prevăzute însă semnale care permit inserarea stărilor de așteptare de către dispozitivele mai lente.

În Figura 3.21 se prezintă principalele semnale ale unui dispozitiv *master/slave*. În partea stângă se afla semnalele obligatorii, necesare pentru transferurile de bază utilizând cuvinte de maxim 32 de biți. În partea dreaptă se afla semnalele optionale, care permit transferuri de date utilizând cuvinte de 64 biți, semnale care permit controlul întreruperilor și semnale pentru executarea altor funcții mai puțin uzuale.

Magistrala PCI are un număr de semnale obligatorii și un număr de semnale optionale, prezentate în Fig.3-21. Restul de 120 sau 184 de pini sunt utilizați pentru alimentare, masă și diferite funcții înrudite, care nu sunt listate aici.

Urmeaza o trecere în revista a semnalelor magistralei PCI. Vom începe cu semnalele obligatorii (32 de biti) si apoi vom trece la semnalele optionale (64 de biti).

[AD 31-0](Adress/Data)

Reprezinta magistrala multiplexata de adrese si de date. În timpul fazei de adrese, pe aceasta magistrala se transmite adresa de start a tranzactiei. În timpul fazei de date, pe liniile *AD[31-0]* se transmit date provenite de la initiator (la o scriere) sau de la tinta adresata (la o citire).

C/BE[3-0] (Command or Byte Enable)

În timpul fazei de adrese aceste linii definesc o comanda pe care initiatorul o utilizeaza pentru a indica tipul tranzactiei necesare. Dintre comenzile posibile se amintesc citirea din memorie, scrierea in memorie, citirea de la un dispozitiv de I/E, scrierea la un dispozitiv de I/E, achitarea unei întreruperi etc. În timpul fazei de date aceste linii sunt utilizate de initiator pentru a indica octetii care trebuie transferati din cadrul cuvântului dublu adresat si grupele de linii ale magistralei *AD* care trebuie utilizate pentru transferul datelor.

PAR (Parity)

Reprezinta semnalul de paritate para pentru liniile *AD[31-0]* si *C/BE [3-0]*. Paritatea este generata de initiator dupa terminarea fazei de adrese si dupa terminarea fiecărei faze de date la o tranzactie de scriere. Paritatea este generata de tinta adresata dupa terminarea fiecărei faze de date la o tranzactie de citire.

FRAME (Cycle Frame)

Este activat de initiator si indica începutul si durata unei tranzactii pe magistrala. O tranzactie poate consta din una sau mai multe transferuri de date între initiatorul curent si tinta adresata. Semnalulul FRAME este dezactivat atunci când initiatorul este pregatit sa încheie faza finala de date.




Figura 3.21. Semnalele unui dispozitiv PCI

TRDY (Target Ready)

Este activat de dispozitivul tinta adresat atunci când acest dispozitiv este pregatit pentru un transfer de date (poate executa faza curenta de date). Faza de date este terminata atunci când tinta activeaza *TRDY* si initiatorul activeaza *IRDY* la frontul crescator al semnalului de ceas. În timpul unei operatii de citire, semnalul *TRDY* activat indica faptul ca tinta a depus date valide pe magistrala de date. În timpul unei operatii de scriere, semnalul *TRDY* activat indica faptul ca tinta este pregatita sa accepte datele de la initiator. Sunt inserate stari de asteptare în faza curenta de date pâna când ambele semnale *TRDY* si *IRDY* sunt activate.

IRDY (Initiator Ready)

Este activat de initiatorul tranzactiei si semnaleaza momentul în care initiatorul este pregatit pentru un transfer de date. În timpul unei operatii de scriere, semnalul *IRDY* activat indica faptul ca initiatorul a depus date valide pe magistrala de date. În timpul unei operatii de citire, semnalul *IRDY* activat indica faptul ca initiatorul este pregatit sa accepte datele de la tinta adresata.

STOP

Prin activarea acestui semnal, dispozitivul tinta solicita initiatorului oprirea tranzactiei în curs în timpul fazei curente de date.

DEVSEL (Device Select)

Este activat de dispozitivul target pâna atunci când acesta si-a decodificat adresa. Dacă un dispozitiv *master* a inițiat un transfer și nu detectează semnalul *DEVSEL* activ în cursul a șase perioade de ceas, va presupune ca tinta nu poate răspunde sau ca adresa respectiva nu este utilizata. Va rezulta un abandon din partea dispozitivului *master*.

IDSEL (Initialization Device Select)

Este o intrare pentru un dispozitiv PCI și este utilizat pentru selecția circuitului în timpul accesului la unul din registrele de configurare ale dispozitivului.

PERR (Parity Error)

Indica o eroare de paritate. Generarea informației de paritate este obligatorie pentru toate dispozitivele PCI care transmit adrese și date pe magistrala *AD*. Detectarea și raportarea erorilor de paritate de către dispozitivele PCI este necesară în general (în anumite cazuri, erorile de paritate pot fi ignorate). Dacă se detectează o eroare de paritate de către un dispozitiv tinta în timpul unei faze de date la o operație de scriere, tinta trebuie să activeze semnalul *PERR*. Tinta poate continua tranzacția sau poate activa semnalul *STOP* pentru terminarea prematură a tranzactiei. Dacă se detectează o eroare de paritate de către un dispozitiv initiator în timpul unei faze de date la o operație de citire, initiatorul trebuie să activeze semnalul *PERR*. Initiatorul unei tranzacții are responsabilitatea de a raporta detectarea unei erori de paritate. În acest scop, initiatorul trebuie să monitorizeze semnalul.

SERR (System Error)

Acest semnal poate fi activat de orice dispozitiv PCI pentru a raporta erori de paritate a adreselor, erori de paritate a datelor în timpul unui ciclu special, sau erori critice diferite de cele de paritate. Acest semnal este considerat ca ultima modalitate de raportare a erorilor serioase. Erorile care nu sunt catastrofale și cele corectabile trebuie semnalate în alte moduri. La calculatoarele PC, *SERR* determină în general o întrerupere NMI către procesorul sistemului.

REQ (Request)

Este activat de initiator pentru a indica o cerere de magistrală. Această linie este conectată la arbitrul de magistrală. Metoda de arbitraj a magistralei nu este descrisă în specificațiile PCI; se pot implementa diferite metode. Este specificat doar faptul ca arbitrul de magistrală trebuie să utilizeze un algoritm prin care să se evite blocajele; fiecărui dispozitiv *master* potențial trebuie să i se permită accesul la magistrală.

GNT (Grant)

Este activat de arbitrul de magistrală pentru a indica acordarea magistralei pentru initiator. Atunci când detectează acest semnal, initiatorul trebuie să aștepte terminarea tranzactiei în curs de către initiatorul curent.

CLK (Clock)

Reprezintă semnalul de ceas utilizat pentru sincronizarea tuturor tranzacțiilor, inclusiv a arbitrajului de magistrală. Toți parametrii de sincronizare ai magistralei sunt specificați relativ la frontul crescător al semnalului de ceas. Frecvența semnalului de ceas se poate modifica în orice moment, cu condiția să nu existe cereri de magistrală și semnalul *LOCK* să nu fie activ. De asemenea, ceasul poate fi oprit în starea *low* (pentru reducerea puterii consumate).

RST (Reset)

Semnalele optionale

AD[63-32]

Reprezintă extensia la 64 de biți a magistralei de date *AD[31-0]*. Aceste linii nu sunt utilizate în timpul fazei de adresare a unui transfer (cu excepția cazului în care se utilizează adresarea pe 64 de biți).

C/BE [7-4]

Reprezintă extensia semnalelor *C/BE[3-0]*. Se utilizează numai în timpul fazei de date a unui transfer (cu excepția cazului în care se utilizează adresarea pe 64 de biți).

PAR64 (Parity for Upper Doubleword)

Este bitul de paritate asociat *AD[63-32]* și *C/BE [7-4]*.

REQ64 (Request 64 bit transfer)

Semnal generat de initiatorul curent pentru a indica faptul că dorește executarea transferurilor utilizând extensia la 64 de biți a liniilor de date. Semnalul *REQ 64* are aceeași sincronizare ca și semnalul *FRAME*.

ACK64 (Acknowledge 64-bit transfer)

Semnal generat de tinta curent adresată (dacă aceasta permite transferuri pe 64 de biți) ca răspuns la activarea semnalului *REQ64* de către initiator. Semnalul *ACK64* are aceeași sincronizare ca și semnalul *DEVSEL*

LOCK

Acest semnal este utilizat de către un initiator PCI care solicită accesul exclusiv la un dispozitiv tinta de

memorie în timpul a doua sau mai multe tranzacții separate. Acest semnal este prevăzut cu scopul de a permite operații de citire/modificare/scriere la operațiile cu semafoare. Dacă un dispozitiv PCI conține o memorie executabilă sau o memorie care conține date de sistem (gestionate de sistemul de operare), trebuie să implementeze această funcție de blocare a resurselor.

CLKRUN

Acest semnal este opțional și este definit pentru sistemele portabile.

INTA, INTB, INTC, INTD

Acest semnal este o ieșire de la puntea UCP/PCI și o intrare pentru subsistemele de memorie conectate la magistrala PCI care pot utiliza o memorie *cache*.

SBO (Snoop Back Off)

Semnalul *SBO* este activat de puntea UCP/PCI pentru a indica faptul că prin accesul curent la memorie urmează să se citească sau să se actualizeze informații primite din memorie. Semnalul *SBO* are semnificație numai atunci când semnalul *SDONE* este de asemenea activat de către puntea UCP/PCI. Atunci când ambele semnale sunt activate, subsistemul de memorie PCI curent adresat trebuie să răspundă prin semnalarea unei retransmisii la initiatorul curent.

SDONE (Snoop Done)

Acest semnal este ieșire de la puntea UCP/PCI și o intrare pentru subsistemele de memorie conectate la magistrala PCI care pot utiliza o memorie *cache*. Semnalul *SDONE* este dezactivat de puntea UCP/PCI în timp ce memoria *cache* a procesorului intervine într-o cerere de acces la memorie executată de initiatorul curent. Puntea activează semnalul *SDONE* atunci când intervenția s-a terminat. Rezultatele intervenției sunt indicate de către semnalul *SBO*. Semnalul *SBO* dezactivat indică faptul că initiatorul PCI accesează date valide din memorie și că memoria poate accepta sau furniza datele respective. Semnalul *SBO* activat indică faptul că initiatorul PCI accesează date primite din memorie și nu trebuie să termine accesul curent. Memoria va trebui să termine accesul prin semnalarea faptului că operația trebuie repetată.

TCLK (Test Clock)

TDI (Test Data Input)

TDO (Test Data Out)

TMS (Test Mode Select)

TRST (Test Reset)

3.11.3. Arbitrarea magistralei PCI

Pentru a utiliza magistrala PCI, un dispozitiv trebuie, mai întâi, să o câștige. Arbitrarea magistralei PCI utilizează un arbitru de magistrală, centralizat, după cum se vede în fig. 3.22. În cele mai multe variante de proiectare, arbitrul magistralei este conținut într-unul din circuitele punte. Fiecare dispozitiv PCI are două linii dedicate, care merg de la el la arbitru. O linie, *REQ#*, este utilizată pentru a cere magistrală. Cealaltă linie, *GNT#*, este utilizată pentru a recepționa recunoașterea alocării magistralei.




Figura 3.22. Magistrala PCI utilizată ca arbitru de magistrală, centralizat.

Pentru a cere magistrală, un dispozitiv PCI (inclusiv UCP), activează *REQ#* și așteaptă până când vede că linia *GNT#* este activată de arbitru. Când se întâmplă acest eveniment, dispozitivul poate utiliza magistrala pe durata ciclului următor. Algoritmul utilizat de către arbitru nu este definit de specificația PCI. Sunt

permise arbitrarea "round robin", arbitrarea în funcție de priorități, precum și alte scheme. În mod clar, un arbitru trebuie să fie corect, adică să nu lase unele dispozitive să aștepte la nesfârșit.

Magistrala se alocă pentru o tranzacție, cu toate că lungimea acestei tranzacții este, teoretic, nelimitată. Dacă dispozitivul vrea să realizeze o a doua tranzacție, și nici un alt dispozitiv nu solicită magistrala, el o poate realiza, deși, în mod normal, între tranzacții trebuie inserat un ciclu inactiv.

Totuși în condiții speciale, în absența unei competiții pentru magistrală, un dispozitiv poate realiza tranzacții una după alta, fără a trebui să insereze un ciclu inactiv. Dacă un master face un transfer foarte lung și alte dispozitive au cerut magistrala, arbitrul poate nega linia GNT#. Se presupune că modulul master curent de pe magistrală urmărește linia GNT#, astfel încât atunci când sesizează negarea semnalului, trebuie să elibereze magistrala pe ciclul următor. Această schemă permite transferuri foarte lungi (care sunt eficiente) când este un singur candidat master pe magistrală, dar da, totuși, răspuns rapid pentru dispozitivele concurente.

Semnalul CLK comanda magistrala. Cele mai multe dintre celelalte semnale sunt sincrone cu acesta. Spre deosebire de magistrala ISA, o tranzacție pe magistrala PCI începe pe frontul descendent al semnalului CLK care este în mijlocul unui ciclu, în loc de începutul acestuia.

Cele 32 de semnale AD sunt pentru adresa și date (pentru tranzacțiile pe 32 de biți). În general, pe durata ciclului 1 este activată adresa, iar pe durata ciclului 3 sunt activate datele. Semnalul PAR este un bit de paritate pentru AD. Semnalul C/BE# este utilizat pentru două lucruri diferite. Pe ciclul 1, el conține comanda magistralei (citeste 1 cuvânt, citeste un bloc etc.). Pe ciclul 2 el conține o configurație de 4 biți, ce specifică care octeți ai cuvântului de 32 de biți este valid. Utilizând C/BE# este posibil să se citească sau scrie 1, 2, 3 octeți sau întreg cuvântul.

Semnalul FRAME# este activat de master-ul magistralei, pentru a începe o tranzacție pe magistrală. La o citire, de obicei, IRDY# este activat același timp cu FRAME#. El spune că master-ul este gata să accepte datele de intrare. La o scriere, IRDY# este activat mai târziu, când datele sunt pe magistrală.

Semnalul IDSEL# este legat de faptul că fiecare dispozitiv PCI trebuie să aibă un spațiu de configurație de 256 de biți, pe care alte dispozitive să-l poată citi (prin activarea IDSEL). Acest spațiu de configurație conține proprietățile dispozitivului. Caracteristica de "autoconfigurare" (Plug'n Play) a unor sisteme de operare utilizează spațiul de configurație pentru a afla ce dispozitive sunt pe magistrală.

Am ajuns, acum, la semnalele activate de slave. Primul dintre acestea, DEVSEL#, anunță că slave-ul a detectat adresa sa pe liniile AD și este pregătit să se angajeze în tranzacție. Dacă DEVSEL# nu este activat pe o anumită durată limitată de timp, master-ul presupune că dispozitivul adresat este fie absent, fie stricat.

Cel de al doilea semnal de la slave este TRDY#, pe care slave-ul îl activează la citiri, pentru a anunța că datele sunt pe liniile AD și la scrieri, pentru a anunța că este pregătit să accepte date.

Urmatoarele trei semnale sunt pentru raportarea de erori. Primul dintre acestea este STOP#, pe care slave-ul îl activează dacă se întâmplă ceva dezastruos și vrea să abandoneze tranzacția curentă. Următorul, PERR#, este utilizat pentru a raporta o eroare de paritate pentru date, pentru ciclul anterior. Pentru o citire, el este activat de master; pentru o scriere este activat de către slave. Este sarcina receptorului să facă acțiunea corespunzătoare. În final, SERR# este pentru raportarea erorilor de adresă și a erorilor de sistem.

Semnalele REQ# și GNT# sunt pentru a efectua arbitrarea magistralei. Acestea nu sunt activate de master-ul curent de pe magistrală, ci mai exact de un dispozitiv ce dorește să devină master pe magistrală. Ultimul semnal obligatoriu este RST#, utilizat pentru reinitializarea sistemului, dacă utilizatorul apasă butonul RESET sau dacă un dispozitiv sistem anunță o eroare fatală. Activarea acestui sistem inițializează toate dispozitivele și reporneste calculatorul.

Am ajuns acum la semnalele optionale, cele mai multe dintre acestea fiind legate de extinderea de la 32 de biți la 64 de biți. Semnalele REQ64# și ACK64# permit master-ului să ceară permisiunea pentru a realiza tranzacții pe 64 de biți și, respectiv, permite slave-ului să le accepte. Semnalele AD, PAR63 și C/BE# sunt pur și simplu extensii ale semnalelor respective pentru 32 de biți.

Urmatoarele semnale nu au legătură cu diferența de la 32 de biți la 64 de biți, ci cu sistemele multiprocesor, ceva ce plăcile PCI nu sunt obligate să permită. Semnalul LOCK permite blocarea magistralei pentru tranzacții multiple. Urmatoarele două sunt legate de ciclul de magistrală, pentru menținerea coerentei memoriei intermediare.

Semnalele INTx sunt pentru cereri de întrerupere. O placă PCI poate avea până la patru dispozitive logice, separate, pe ea, și fiecare poate avea propriile sale linii de cerere de întrerupere. Semnalele JTAG sunt pentru procedura de test IEEE 1149.1 JTAG. În sfârșit, semnalul M66EN este cablat fie la tensiunea de alimentare, fie la masă, pentru a stabili viteza ceasului. El nu trebuie schimbat pe durata funcționării sistemului.




Fig. 3.23.

Magistrala PCI este foarte simpla (ca mod de functionare). Pentru a va da seama mai bine de aceasta, sa consideram diagrama din fig. 3.23. Aici se poate vedea o tranzactie de citire, urmata de un ciclu inactiv, urmat de o tranzactie de scriere pentru acelasi master de pe magistrala.

Pe frontul descrescator al ceasului pe durata lui T_1 , master-ul pune adresa de memorie pe AD si comanda pentru magistrala pe C/BE#. El activeaza, apoi, FRAME# pentru a incepe tranzactia pe magistrala.

Pe durata T_2 master-ul lasa magistrala de adrese libera (adica in starea de mare impedanta), in pregatirea ei pentru slave, care o va controla pe durata T_3 . De asemenea, master-ul modifica C/BE# pentru a arata ce octeti din cuvântul adresat vrea sa-i valideze (adica sa-i citeasca).

În T_3 slave-ul activeaza DEVSEL#, astfel ca master-ul stie ca acesta a luat adresa si intentioneaza sa raspunda. De asemenea, el pune datele pe liniile AD si activeaza TRDY# pentru a anunta master-ul. Daca slave-ul nu este capabil sa raspunda asa de repede, el va trebui sa activeze totusi DEVSEL#, pentru a anunta prezenta sa, dar mentine TRDY# negat pâna când poate sa preia datele.

Aceasta procedura poate introduce una sau mai multe stari de asteptare (wait).

În acest exemplu (si adesea în realitate), urmatorul ciclu este inactiv. Începând din T_5 vedem acelasi master care initiaza o scriere. El începe, ca de obicei, prin plasarea adresei si a comenzii pe magistrala. Numai acum, în cel de-al doilea ciclu, el activeaza datele. Întrucât acelasi dispozitiv controleaza liniile AD, nu este necesar un ciclu de eliberare a magistralei. Pe T_7 , memoria accepta datele.

3.12. Magistrala seriala universala (USB)

Magistrala PCI este adecvata pentru atasarea perifericelor de mare viteza la un calculator, dar este prea costisitor sa existe o interfata PCI pentru fiecare dispozitiv I/E de viteza scazuta, cum ar fi o tastatura sau un mouse. Istoric, fiecare dispozitiv de I/E standard a fost conectat la calculator într-un mod specific, lasând libere câteva conectoare ISA sau PCI pentru a adauga noi dispozitive. Din pacate, aceasta schema a fost însoțita de probleme, chiar de la început. De exemplu, fiecare nou dispozitiv de I/E vine, adesea, cu propria sa placa ISA sau PCI. Utilizatorul este, adesea, responsabil pentru pozitionarea comutatoarelor si a unor conexiuni (jumpere) pe placa, si asigurarea ca aceste pozitionari nu vin în conflict cu alte placi. Apoi utilizatorul trebuie sa desfacă cutia (calculatorului), sa insereze cu grija placa, sa închida cutia si sa reporneasca calculatorul. Pentru multi utilizatori, acest proces este dificil si cu mari sanse se eroare. În plus, numarul de conectori ISA si PCI este strict limitat (de obicei doi sau trei). Placile cu autoconfigurare (Plug'n Play) elimina pozitionarea unor conexiuni (jumpere), dar utilizatorul trebuie sa deschida, totusi, calculatorul si sa introduca placa, iar numarul de conectori de magistrala este si el limitat.

Pentru a rezolva aceasta problema pe la mijlocul anilor 1990, reprezentanti de la sapte companii (Compaq, DEC, IBM, Intel, Microsoft, NEC si Northern Telecom) s-au strâns pentru a proiecta un mod mai bun de a atasa dispozitivele I/E, de viteza redusa, la un calculator. De atunci sute de alte companii li s-au alaturat.

Standardul rezultat este denumit USB (Universal Serial Bus, rom: magistrala seriala universală) și este implementat, pe scară largă, în calculatoarele personale. El este descris mai detaliat în Anderson, (1997) și Tan (1997).

Câteva dintre obiectivele companiilor care au conceput inițial USB-ul și care au început proiectul, au fost următoarele:

1. Utilizatorii nu trebuie să aibă de poziționat comutatoare sau conexiuni (jumpere) pe plăci sau pe dispozitive.
2. Pentru a instala noi dispozitive de I/E utilizatorii nu trebuie să deschidă cutia.
3. Trebuie să existe un singur tip de cablu, bun pentru conectarea tuturor dispozitivelor.
4. Dispozitivele de I/E trebuie să se alimenteze singure, prin cablu.
5. Se pot atașa până la 127 de dispozitive la un singur calculator.
6. Sistemul ar trebui să suporte dispozitivele în timp real (de exemplu, sunet, telefon).
7. Dispozitivele trebuie să poată să fie instalate în timp ce calculatorul funcționează.
8. După instalarea unui nou dispozitiv să nu trebuiască repornit calculatorul.
9. Noua magistrală și dispozitivele ei de I/E ar trebui să fie.

USB îndeplinește toate aceste condiții. Ea este proiectată pentru dispozitive de viteză redusă cum ar fi tastaturi, mouse-uri, camere de luat vederi, scanere, telefoane digitale și altele. Banda de trecere totală pentru USB este de 1.5 Mo/sec., care este suficientă pentru un număr substanțial de astfel de dispozitive. Aceasta limită scăzută a fost aleasă pentru a menține un cost scăzut.

Un sistem USB constă dintr-un hub central (root hub) care se conectează la magistrala principală (vezi fig. 3.20). Acest hub are socluri pentru cabluri ce se pot conecta la dispozitive de I/E sau la alte hub-uri de extindere, pentru a furniza mai multe socluri, astfel ca topologia unui sistem USB este un arbore cu rădăcina sa la hub-ul central, în interiorul calculatorului. Cablurile au diferiți conectori, la capatul hub-ului și la capatul dispozitivului, pentru a preveni interconectarea accidentală a două socluri cu hub-uri.

Cablul constă din patru fire: două pentru date, unul pentru alimentare (+5 volți) și unul pentru masă. Sistemul de semnalare transmite un 0 ca o tranziție a tensiunii și un 1 ca absența unei tranziții de tensiune, astfel ca atât timp cât durează 0-urile se generează un flux de pulsuri.

Când se conectează un nou dispozitiv de I/E, hub-ul rădăcină detectează acest eveniment și întrerupe sistemul de operare. Apoi sistemul de operare interoghează dispozitivul, pentru a determina ce este și cât din banda USB necesită. Dacă sistemul de operare decide că banda de trecere este suficientă pentru dispozitiv, el asociază noului dispozitiv o adresă unică (1-127) și încarcă această adresă și alte informații în registrele de configurare din dispozitiv. În acest mod, noi dispozitive pot fi adăugate imediat, fără a fi necesară nici o informație de configurare din partea utilizatorului și fără a trebui să se instaleze noi plăci ISA sau PCI. Plăcile neinitializate pornesc de la adresa 0, astfel ca ele pot fi adresate. Pentru a face cablarea mai ușoară, multe dispozitive USB contin hub-uri încorporate pentru a accepta dispozitive suplimentare USB. De exemplu, un monitor poate să aibă două socluri de hub pentru a amplasa difuzoarele stânga dreapta.

Din punct de vedere logic, sistemul USB poate fi văzut ca un set de canale de biți, de la hub-ul central la dispozitivele de I/E. Fiecare dispozitiv împarte canalul sau în cel mult 16 subcanale, pentru diferite tipuri de date (de exemplu, audio și video). Pe fiecare canal sau subcanal, datele merg de la hub-ul central la dispozitiv sau invers. Nu există trafic între două dispozitive de I/E.

La exact fiecare 1.00 ± 0.05 msec., hub-ul emite un nou cadru pentru a menține toate dispozitivele sincronizate în timp. Un cadru este asociat cu un canal de biți și constă din pachete, primul fiind de la hub-ul rădăcină către dispozitiv. Următoarele pachete din cadru pot, de asemenea, să fie în această direcție sau pot merge înapoi de la dispozitiv la hub-ul central. În fig. 3-54 este prezentată o secvență de patru cadre.

În fig. 3.24, nu se efectuează nimic în cadrele 0 și 2, astfel încât este necesar doar un pachet SOF (Start of Frame), de început de cadru. Acest pachet este transmis, întotdeauna, la toate dispozitivele. Cadrul 1 este o interogare, de exemplu o cerere pentru ca un dispozitiv de scanare să returneze biții pe care i-a găsit în imaginea pe care o scanează. Cadrul 3 constă din datele ce se transmit la un dispozitiv, de exemplu la o imprimantă.

USB suportă patru tipuri de cadre: control, izocron, transfer cantități mari de date (bulk) și întrerupere. Cadrele de control sunt utilizate pentru a configura dispozitive, a le transmite comenzi și a interoga despre starea lor. Cadrele izocrone sunt dispozitive în timp real cum ar fi microfoane, difuzoare și telefoane care au nevoie să transmită sau să accepte date la intervale de timp precise. Ele au o întârziere predictibilă, dar nu permit retransmisia în cazul unor erori. Cadrele de transfer cantități mari de date sunt pentru transferuri mari la sau de la dispozitive fără cerințe de timp real, cum ar fi imprimantele. În sfârșit, cadrele întrerupere sunt necesare deoarece USB nu suportă întreruperi. De exemplu, în loc să avem o tastatură care să genereze o întrerupere ori de câte ori se apasă o tastă sistemul de operare o poate interoga la fiecare 50 msec. pentru a prelua tastele apasate până atunci.




Fig. 3.24. Hub-ul radacina USB transmite cadre la fiecare 1.00 msec.

Un cadru consta din unul sau mai multe pachete, câteva, posibil, în fiecare direcție. Exista patru tipuri de pachete: control sistem (token), date, negociere si special. Pachetele token sunt de la radacina la root la un dispozitiv si sunt pentru controlul sistemului. Pachetele SOF, IN si OUT din fig. 3.24. sunt pachete de control sistem (token). Pachetul SOF (Start of Frame) este primul în fiecare cadru si marcheaza începutul cadrului. Daca nu este nimic de facut acolo, pachetul SOF este singurul din cadru. Pachetul de control sistem IN este o interogare, care cere dispozitivului sa obtina anumite date. Câmpurile din pachetul IN specifica canalul de biti interogati, astfel ca dispozitivul stie care sunt datele de obtinut (dacă canalul are mai multe fluxuri). Pachetul de control sistem OUT anunta ca vor urma datele pentru dispozitiv. Cel de al patrulea tip de pachet pentru controlul sistemului SETUP (care nu este prezentat în figura), este utilizat pentru configurare.

Pe lângă pachetul de control sistem (token), mai exista alte trei tipuri. Acestea sunt pachetele: DATA utilizat pentru transmisie până la 64 de octeti de informatie în orice direcție, negociere si pachete speciale. Formatul unui pachet de date este prezentat în fig. 3.24. El consta dintr-un câmp de sincronizare de 8 biti, un tip de pachet de 8 biti (PID), sarcina, adica datele de transmis si CRC-ul de 16 biti (Cyclic Redundancy Code;rom: cod redundant ciclic), pentru a detecta erori. Sunt definite trei tipuri de pachete de negociere: ACK (pachetul anterior de date a fost bine receptionat), NAK (s-a detectat o eroare CRC) si STALL (va rog asteptati - acum sunt ocupat).

Sa examinam acum, din nou, Fig. 3.24. La fiecare 1.00 msec trebuie transmis un cadru de la hub-ul radacina (central), chiar daca nu este nimic de facut. Cadrele 0 si 2 constau doar dintr-un pachet SOF, indicând ca nu s-a facut nimic. Cadrul 1 este o interogare, astfel ca el începe cu transmiterea pachetelor SOF si IN de la calculator la dispozitivele de I/E, urmate de un pachet DATA de la dispozitiv la calculator. Pachetul ACK spune dispozitivului ca datele au fost receptionate corect. În cazul unei erori catre dispozitiv se va transmite un NAK si pachetul se va retransmite în cazul transferurilor de cantitati mari de date (dar nu si cel al datelor izocrone). Cadrul 3 este similar, ca structura, cu cadrul 1, cu exceptia faptului ca, acum, fluxul de date este de la calculator la dispozitiv.